正如標(biāo)題所示，對(duì)Lattice　GAL芯片開(kāi)發(fā)不止一種方法，本文所講述的只是其中的一種，這種方法使用的流行開(kāi)發(fā)軟件，易于掌握，介紹出來(lái)供大家使用。 以前對(duì)GAL芯片的開(kāi)發(fā)，大多使用廠家提供的一些開(kāi)發(fā)工具或Protel，但是這些都不太好用：廠家提供的開(kāi)發(fā)工具本身不好用；Protel需要自行邏輯電路設(shè)計(jì)，這和開(kāi)發(fā)者用一些門(mén)電路自己畫(huà)一樣，要花時(shí)間做大部分的工作?，F(xiàn)在我們將AltiumDesigner(ProtelDXP2004)和廠家提供的開(kāi)發(fā)工具同時(shí)使用，發(fā)揮各自特長(zhǎng)，可令開(kāi)發(fā)工作更快。詳細(xì)方法如下： 1、在AltiumDesigner開(kāi)發(fā)環(huán)境下新建一Core工程，保存一下；再新建或?qū)胍籚HD文件，這個(gè)VHD文件用來(lái)描述你的邏輯電路功能，注意使這個(gè)VHD文件在你的Core工程中，完成你的VHD文件。 2、如果只有一個(gè)VHD文件，此時(shí)在AltiumDesigner開(kāi)發(fā)環(huán)境下的“Project”菜單下有三個(gè)功能可以使用：“Compile Docmuent ***.vhd”、“Compile Core projet ***.PrjCor”、“Recompile Core projet ***.PrjCor”選定其中一個(gè)執(zhí)行即可，在AltiumDesigner的“Output”窗口中可以看到編譯的過(guò)程描述，如果有“syntax error”或其它警告，就到AltiumDesigner的“Massage”窗口去定位，雙擊錯(cuò)誤提示，相應(yīng)的有錯(cuò)誤的行就會(huì)高亮顯示，修改即可；如果不出現(xiàn)錯(cuò)誤或警告，就說(shuō)明VHD文件沒(méi)有語(yǔ)法，可以拿到PLD芯片廠商的開(kāi)發(fā)工具上了。 3、打開(kāi)ispLEVER，新建一工程，注意選取你所使用的輸入、GAL芯片等，這個(gè)過(guò)程很簡(jiǎn)單，一步步做下去不會(huì)出問(wèn)題，注意下面的過(guò)程就是了。 4、注意ispLEVER開(kāi)發(fā)環(huán)境的界面右上窗口，選中你選用的GAL芯片，右邊窗口會(huì)有相應(yīng)的變化。 5、雙擊右邊窗口的“JEDEC　File”，如果程序工作結(jié)束時(shí)“JEDEC　File”前也打上了“√”，你可以進(jìn)行下面的工作。 6、點(diǎn)“Chip Report”，這里可以看出管腳自動(dòng)fit的結(jié)果，一般情況下，它不會(huì)和你的預(yù)期一樣，注意有一個(gè)“工程文件名.tt3”的文件，它就在你的以工程名命名的工作目錄下，打開(kāi)，有一行這樣開(kāi)關(guān)“#$ PINS”，還有類(lèi)似“ADDRESS_15_:1”的內(nèi)容，這些就是ispLEVER為你自動(dòng)fit的結(jié)果，修改它們的對(duì)應(yīng)關(guān)系，保存。 7、為保險(xiǎn)起見(jiàn)，驗(yàn)證一下你的修改：在“Chip Report”上點(diǎn)右鍵，選“Force one level”，程序結(jié)束后即可檢查你的修改結(jié)果。 8、生成jed文件。在“JEDEC　File”上點(diǎn)右鍵，選“Force one level”，程序結(jié)束后即可生成jed文件。 9、檢查。有一種最簡(jiǎn)單有效的辦法是將文件寫(xiě)入芯片中，放在電路板上用仿真器給出確定的條件檢測(cè)輸出。 總結(jié)：盡管GAL芯片有點(diǎn)簡(jiǎn)單過(guò)時(shí)，但還有它存在的理由；使用VHD語(yǔ)言可以大大提高開(kāi)發(fā)速度，減少錯(cuò)誤發(fā)生；建議使用AltiumDesigner的VHD語(yǔ)言工具，它對(duì)錯(cuò)誤的定位和提示比ispLEVER好得多。

上一篇：芯片硬件設(shè)計(jì)流程
下一篇解密方法概述
溫馨提示：
凡在本公司進(jìn)行電路板克隆業(yè)務(wù)的客戶，必須有合法的PCB設(shè)計(jì)版權(quán)來(lái)源聲明，以保護(hù)原創(chuàng)PCB設(shè)計(jì)版權(quán)所有者的合法權(quán)益；