如今片上系統(SoC)技術已成為當今超大規模IC的發展趨勢，在移動通信終端以及消費電子產品中得到了廣泛的應用。SoC的設計技術包括IP復用、低功耗設計、可測性設計、深亞微米的物理綜合、軟硬件協同設計等，包含三大基本要素：一是多種類IP的重用與集成，二是多核、低功耗的設計，三是針對多種應用的可重配置軟件。SoC設計面臨的技術挑戰不僅與此相關，同時也需要設計公司、EDA工具供應商、晶圓制造廠等的通力協作。
　　新驗證和互連技術應對挑戰
　　“多類IP的重用與集成”是縮短SoC產品上市時間的一個重要手段。一個典型的SoC可能包含應用處理器、數字信號處理器、存儲器、控制器、外設接口等多種模塊。有了這些IP，設計者就可以將所有的IP模塊組合成為一個高效的SoC系統。所以，SoC的設計可以大致歸納為尋找合適的IP、設計關鍵模塊、組合IP模塊，設計難題也源于此。
　　“隨著芯片設計采用更先進的工藝技術，芯片規模越來越大，對IP的需求越來越多，IP的重要程度也越來越高。目前有不同的IP來源和不同的代工廠，如何集成和驗證IP特別是驗證IP的質量，成為大規模SoC設計中一個越來越重要的問題。”Cadence中國區總經理劉國軍對《中國電子報》記者表示。而中星微電子CTO楊曉東也指出，SoC芯片復雜，很多功能精確定義較難，不少功能是以軟硬件配合實現的，驗證工作是一個巨大挑戰。劉國軍表示：“產業界需要重點解決兩大問題：一是指定晶圓代工廠如何驗證IP，了解它的可靠性；二是如何知道IP的質量。”
　　晶圓代工廠是解決這一問題不可或缺的角色。中芯國際集成電路制造有限公司總裁兼首席執行官王寧國指出，IP庫的建設必須以終端市場及應用為第一指標，除了低功耗和高性能之間的權衡之外，各種不同的應用領域如手機或個人電腦也需要不同應用的IP。中芯國際在IP庫建設方面的整體投資方向是以中國市場為導向的，IP除了自主研發外，還吸收市場上成熟的IP。中芯國際會對IP進行嚴格的工藝驗證，以確保其質量與一致性。
　　同時，SoC中各種IP之間的通信變得極為復雜，解決SoC與外部DRAM子系統之間的互連堵塞問題成為中國IC設計企業面臨的瓶頸。SONICS公司首席執行官Grant Pierce對《中國電子報》記者表示，由于中國IC設計公司設計的消費電子SoC集成了CPU、DSP、音視頻等IP，這些IP共享外部同一個DRAM子系統，這會出現互連堵塞。而且，隨著視頻應用需求的快速增加，這種堵塞變得越來越嚴重。Grant Pierce還指出，大規模SoC設計面臨的一大挑戰還在于最大可能地降低系統成本，在SoC的成本構成中絕大部分來自DRAM，因此要降低成本，就要提高DRAM的使用效率，減少其使用數量。SONICS針對此研發了MemMax AMP軟IP產品，可大幅提升存儲器帶寬的利用率，幫助中國IC設計公司克服存儲器子系統的瓶頸問題。
　　低功耗設計要從RTL開始
　　SoC設計理念還有一大要素是多核、低功耗，它是SoC的優勢所在。“SoC設計需要考慮數字、模擬、射頻電路的混合，考慮封裝、功耗、散熱等挑戰。”中星微電子CTO楊曉東提到。SoC的典型工作頻率一般都在幾十兆到幾百兆赫茲，本身的功耗就比通用處理器小很多。此外，它還可以通過芯片架構、軟件的優化以及合適工藝的選取等種種控制策略，降低SoC的功耗。
　　在低功耗設計上，劉國軍強調，真正的低功耗設計從RTL就應該開始，這一點非常關鍵。他進一步解釋說，從前端就開始優化的效果與到后端才開始優化是非常不同的。如果等到芯片實現的時候再考慮功耗優化問題，這時所能降低功耗的程度就很有限了。而從前端設計就開始考慮功耗優化，那么到了后端，這種效果就會成倍地顯現出來。在這一理念之下，Cadence建立了完整的低功耗設計流程，在每個環節都提供低功耗的設計方法和工具。而Cadence的低功耗驗證流程在邏輯和實現等環節都會考慮功耗問題，目前這一設計流程在移動設備芯片的設計上獲得了成功。
　　可重配置軟件需靈活高效
　　在深亞微米Soc設計中，門數高，時鐘和電源域多，又需要保障可靠性、良率等，后端設計挑戰很大。而針對多種應用的可重配置軟件是面向應用SoC成功的關鍵。SoC內部都集成了一個甚至多個處理器以及大量的存儲器。在SoC內部可以運行復雜程序，這些程序是在IC生產之后再載入的。所以SoC的功能是由軟件和硬件(芯片)聯合完成的，而不是單純由硬件來完成的。針對不同的產品應用，可以通過修改SoC中運行的軟件程序，使SoC適應不同的應用。而且一旦硬件有什么錯誤，也可以通過軟件的方式來修正。因此有專家表示，一個SoC芯片要在市場中生存下去，靠的不僅僅是芯片本身的時鐘工作頻率有多高或是它含有哪些功能模塊，更重要的是要看它有沒有一套可重配置軟件，可在不同的應用下對芯片做出靈活并且高效的重配置。
　　同時，SoC設計使數模混合設計變得越來越重要。劉國軍表示，數模混合設計的趨勢之一就是把大規模數字電路設計與模擬電路設計放在同一個數據庫中進行，而且這個數據庫要涵蓋前端和后端。而Cadence也已經把全定制數模混合設計與大規模數字電路設計工具Ecounter合在一起，成為一個統一的數據庫，使模擬電路與大規模數字電路可以實現交互設計。
　　此外，SoC設計對團隊的要求也在提高。楊曉東指出，SoC不只是一個芯片，還是一個完整的系統。設計這樣的芯片需要多方面的知識，比如圖像音視頻算法、嵌入式軟件和硬件等，而且軟件工程師需要理解硬件的細節，硬件工程師需要理解算法和軟件等，這需要設計企業組建一個掌握多方面知識的團隊。

上一篇：為升值HDI PCB設備廠砸重金
下一篇版署發布“20條” 電子書設準入制
溫馨提示：
凡在本公司進行電路板克隆業務的客戶，必須有合法的PCB設計版權來源聲明，以保護原創PCB設計版權所有者的合法權益；